Презентация по информатике на тему "Базовые логические элементы" (11 класс)

Логические основы компьютера
Базовые логические элементы

Устройства компьютера (сумматор, триггер, ячейки памяти в оперативной памяти и др.) строятся на основе базовых логических элементов.
Логический элемент – это небольшая часть электронной логической схемы, которая выполняет элементарную логическую функцию.
Логическими элементами компьютеров являются электронные схемы (вентили):
НЕ, ИЛИ, И, И – НЕ, ИЛИ – НЕ.
Базовые логические элементы

Базовые логические элементы
Каждый логический элемент имеет свое условное обозначение, которое выражает его логическую функцию.
Логические элементы компьютера оперируют с сигналами, представляющими собой электрические импульсы (есть импульс – логическое значение 1, нет импульса – 0).
На вход логических элементов поступают сигналы – аргументы, на выходе появляется сигнал – функция.
Преобразование сигнала логическим элементом задается таблицей истинности.

Логический элемент “НЕ”
А (1, 0)
А (0, 1)
Схема НЕ – инверсия реализует
операцию отрицания

Логический элемент “И”
Схема И реализует
конъюнкцию двух или более логических значений
А (0, 0, 1, 1)
В (0, 1, 0, 1)
А /\ В(0, 0, 0, 1)
/\
На входы А и В логического элемента последовательно подаются четыре пары сигналов различных значений, на выходе получается последовательность из четырех сигналов, значения которых определяется в соответствии с таблицей истинности логического умножения.
Единица на выходе схемы “И” будет тогда и только тогда, когда на всех входах будет единица.

Логический элемент “ИЛИ”
Схема ИЛИ реализует
дизъюнкцию двух или более логических значений
А (0, 0, 1, 1)
В (0, 1, 0, 1)
А \/ В(0, 1, 1, 1)
\/
Когда хотя бы на одном входе схемы “ИЛИ” будет единица, на ее выходе будет также единица.

Логический элемент “И - НЕ”
Схема И – НЕ состоит из элемента И и инвертора и осуществляет отрицание результата схемы И.
А (0, 0, 1, 1)
В (0, 1, 0, 1)
А /\ В(1, 1, 1, 0)
/\
Комбинированный логический элемент И – НЕ называется функцией Шеффера.

Логический элемент “ИЛИ - НЕ”
Схема ИЛИ - НЕ состоит из элемента ИЛИ и инвертора и осуществляет отрицание результата схемы ИЛИ
А (0, 0, 1, 1)
В (0, 1, 0, 1)
А \/ В(1, 0, 0, 0)
\/
Комбинированный логический элемент ИЛИ – НЕ называется функцией Пирса.

Триггер (trigger-защелка)
flip-flop – хлопанье – способность быстро переходить из одного состояния в другое.
Для хранения информации в оперативной памяти компьютера, а так же во внутренних регистрах процессора используются триггеры.
Триггер – это электронная схема, широко применяемая в регистрах компьютера для надежного запоминания одного разряда двоичного кода. Триггер имеет два устойчивых состояния, одно из которых соответствует двоичной единице, а другое – двоичному нулю.
Каждый триггер может хранить 1 бит информации. Следовательно, для 1 байта необходимо … триггеров, 1 Кбайта … триггеров.

RS – Триггер
(Set – установка, Reset – сброс)
самый распространенный триггер.
Триггер можно построить из двух логических элементов ИЛИ и двух логических элементов НЕ. RS – триггер имеет два симметричных входа S и R и два симметричных выхода Q (прямой) и Q (инверсный). Выход Q является значением запомненного бита.
Построим логическую схему и таблицу истинности для RS – триггера.

Логическая схема RS – триггера
\/
\/
S (1)
R (0)
0 Q
1 Q
1
0

Таблица истинности RS – триггера
В обычном состоянии на входы триггера подан сигнал 0, триггер помнит и хранит 0.
Если на вход S (установочный) подать сигнал 1 и последовательно рассмотрев прохождение сигнала по схеме, видно, что триггер переходит в это состояние и будет устойчиво находиться в нем и после того, как сигнал на входе S исчезнет. Триггер запомнил 1, то есть с выхода Q можно считать 1. При подаче 1 на вход R триггер перейдет в состояние 0.
Для того, чтобы сбросить информацию и подготовиться к приему новой, на вход R (сброс) подается сигнал 1, после чего триггер возвращается к исходному «нулевому» состоянию.
При S=0, R=0 триггер может находиться в двух разных состояниях: Q=0 и Q=1. При S=1, R=1 – запрещенная ситуация.

Сумматор.
Сумматор - это электронная логическая схема, выполняющая суммирование двоичных чисел, служит прежде всего центральным узлом арифметико-логического устройства компьютера. При сложении двоичных чисел образуется сумма в данном разряде, а так же возможен перенос в старший разряд.
Таблица сложения одноразрядных двоичных чисел с учетом переноса в старший разряд.
Из таблицы видно, что перенос реализуется с помощью логического элемента “и”:
Р = А /\ В

Схема полусумматора двоичных чисел
А(0,0,1,1)
В(0,1,0,1)
Р(0,0,0,1)
0,0,0,1
1,1,1,0
S(0,1,1,0)
0,1,1,1
/\
/\
\/
Данная схема называется полусумматором, так как реализует суммирование одноразрядных двоичных чисел без учета переноса из младшего разряда.

Сумматор
Полный одноразрядный двоичный сумматор есть устройство с тремя входами и двумя выходами, работа которого может быть описана следующей таблицей истинности.

Если требуется складывать двоичные слова длиной два и более бит, то можно использовать последовательное соединение таких сумматоров, причем для двух соседних сумматоров выход переноса одного сумматора является входом другого.

Таблица истинности.